1778
日前，在IEDM 2022（2022 IEEE國(guó)際電子器件會(huì)議）上，英特爾宣布要將封裝技術(shù)密度再提升10倍，并使用厚度僅三個(gè)原子的新材料推進(jìn)晶體管微縮，為在2030年打造萬(wàn)億晶體管芯片鋪平道路。
英特爾研究人員展示的成果有：3D封裝技術(shù)的新進(jìn)展，可將密度再提升10倍；超越RibbonFET，用于2D晶體管微縮的新材料，包括僅三個(gè)原子厚的超薄材料；能效和存儲(chǔ)的新可能，以實(shí)現(xiàn)更高性能的計(jì)算；量子計(jì)算的新進(jìn)展。
值得一提的是，今年是晶體管誕生75周年。從英特爾公布的多項(xiàng)研究成果來(lái)看，有助于其繼續(xù)突破瓶頸，滿足下一步計(jì)算需求，未來(lái)十年內(nèi)繼續(xù)推進(jìn)摩爾定律的演進(jìn)。
延續(xù)摩爾定律的前沿創(chuàng)新
三個(gè)關(guān)鍵方向
在IEDM 2022，英特爾的組件研究團(tuán)隊(duì)展示了在三個(gè)關(guān)鍵領(lǐng)域的創(chuàng)新進(jìn)展，以實(shí)現(xiàn)摩爾定律的延續(xù)：新的3D混合鍵合（hybrid bonding）封裝技術(shù)，可無(wú)縫集成芯粒；超薄2D材料，可在單個(gè)芯片上集成更多晶體管；能效和存儲(chǔ)的新可能，以實(shí)現(xiàn)更高性能的計(jì)算。
具體而言，第一個(gè)方向是新的3D混合鍵合封裝技術(shù)，相當(dāng)于把3D封裝的密度進(jìn)一步提高了10倍，然后用不同的技術(shù)組合在封裝層面實(shí)現(xiàn)，達(dá)到和用單芯片去做一個(gè)系統(tǒng)類似的密度，包括帶寬、甚至能效方面也要達(dá)到同樣級(jí)別。
第二個(gè)方向是半導(dǎo)體微縮。多年來(lái)，摩爾定律主要依賴于晶體管微縮，而傳統(tǒng)的硅材料未來(lái)將會(huì)遇到瓶頸。英特爾在去年的IEDM上就公布了新的超薄二維材料方面的研究，今年更進(jìn)一步深化了研究成果。
第三個(gè)關(guān)鍵方向是新的存儲(chǔ)相關(guān)材料，在鐵電、反鐵電等存儲(chǔ)體材料方面進(jìn)行深入研究，提高它的存儲(chǔ)容量、密度，減少體積和能效比，提高控制效率。這些都是為未來(lái)的嵌入式存儲(chǔ)能夠達(dá)到更高的功效密度，實(shí)現(xiàn)更高性能的計(jì)算和存儲(chǔ)。
下一代3D封裝技術(shù)可實(shí)現(xiàn)準(zhǔn)單片芯片
與IEDM 2021上公布的成果相比，英特爾在IEDM 2022上展示的最新混合鍵合研究將功率密度和性能又提升了10倍。并且通過(guò)混合鍵合技術(shù)將互連間距繼續(xù)微縮到3微米，英特爾實(shí)現(xiàn)了與單片式系統(tǒng)級(jí)芯片（system-on-chip）連接相似的互連密度和帶寬。
何為準(zhǔn)單片芯片（quasi-monolithic chip）？據(jù)英特爾研究院副總裁、英特爾中國(guó)研究院院長(zhǎng)宋繼強(qiáng)博士介紹，封裝本身是封裝層級(jí)的工藝，一個(gè)芯片的wafer，它的die做出來(lái)之后，用封裝材料和工序把它們封在一起。這本來(lái)是兩個(gè)步驟的事，因?yàn)椴牧?、制程工藝以及工廠的潔凈度要求都不一樣。不過(guò)，英特爾使用多個(gè)芯片集成，做出一個(gè)大的封裝級(jí)芯片，希望它能達(dá)到更高的密度。這相當(dāng)于把原來(lái)封裝工廠做的事情，轉(zhuǎn)移到芯片工廠去做了。
這其實(shí)是通過(guò)混合鍵合技術(shù)、新材料和新工藝，模糊了封裝和芯片制造之間的界限，一方面將3D封裝互連的多個(gè)步驟由封裝廠轉(zhuǎn)移到芯片制造工廠中，另一方面也為頂端芯粒和底部芯粒的大小與相對(duì)位置帶來(lái)最大的靈活性，解決了典型硅通孔的功率和信號(hào)完整性問(wèn)題。例如通過(guò)英特爾的試驗(yàn)和選擇，通過(guò)TDV絕緣無(wú)機(jī)填充物過(guò)孔的方式，可以不需要增加額外一個(gè)芯粒就形成過(guò)孔連接，還能在增加過(guò)孔連接線密度時(shí)提升信號(hào)完整性。
這樣帶來(lái)的好處是，在推進(jìn)多個(gè)芯片互連的時(shí)候，可以把很多工藝流程整合在wafer fab，封裝廠只需在準(zhǔn)單片的基礎(chǔ)上做后續(xù)封裝。
超薄2D材料在單個(gè)芯片上集成更多晶體管
英特爾展示了一種全環(huán)繞柵極堆疊式納米片結(jié)構(gòu)，使用了厚度僅三個(gè)原子的2D通道材料，在室溫下實(shí)現(xiàn)了近似理想的低漏電流雙柵極結(jié)構(gòu)晶體管開(kāi)關(guān)。
研究人員還展示了對(duì)2D材料的電接觸拓?fù)浣Y(jié)構(gòu)（electrical contact topologies）的首次全面分析，為打造高性能、可擴(kuò)展的晶體管通道進(jìn)一步鋪平道路。
探索能效和存儲(chǔ)的新可能
通過(guò)開(kāi)發(fā)可垂直放置在晶體管上方的存儲(chǔ)器，英特爾重新定義了微縮技術(shù)，從而更有效地利用芯片面積。英特爾展示了性能可媲美傳統(tǒng)鐵電溝槽電容器（ferroelectric trench capacitors）的堆疊型鐵電電容器（stacked ferroelectric capacitors），可用于在邏輯芯片上構(gòu)建鐵電存儲(chǔ)器（FeRAM）。
據(jù)介紹，這一業(yè)界首創(chuàng)的器件級(jí)模型，可定位鐵電氧化器件（ferroelectric hafnia devices）的混合相位和缺陷，標(biāo)志著英特爾在支持行業(yè)工具以開(kāi)發(fā)新型存儲(chǔ)器和鐵電晶體管方面取得了重大進(jìn)展。
英特爾正在為打造300毫米硅基氮化鎵晶圓（GaN-on-silicon wafers）開(kāi)辟一條可行的路徑，從而離超越5G和電源能效問(wèn)題的解決更進(jìn)一步。這一突破實(shí)現(xiàn)了比行業(yè)標(biāo)準(zhǔn)高20倍的增益，并在高性能供電指標(biāo)上打破了行業(yè)記錄。
此外，英特爾在超高能效技術(shù)上也取得了突破，特別是在斷電情況下也能保留數(shù)據(jù)的晶體管?！爸链?，對(duì)于三個(gè)阻礙該技術(shù)在室溫下完全實(shí)現(xiàn)并投入使用的障礙，英特爾的研究人員已經(jīng)解決其中兩個(gè)”，宋繼強(qiáng)表示。
制造用于量子計(jì)算的性能更強(qiáng)的量子位
英特爾的研究人員加深了對(duì)各種界面缺陷（interface defects）的認(rèn)識(shí)，這些缺陷可能會(huì)成為影響量子數(shù)據(jù)的環(huán)境干擾（environmental disturbances），從而找到了儲(chǔ)存量子信息的更好方法。
據(jù)了解，有關(guān)量子位的制造，英特爾曾嘗試了兩種不同類型的量子位：一種是用固態(tài)電路模擬量子位，另一種是通過(guò)硅電子自旋的方式?？紤]到自身優(yōu)勢(shì)，英特爾在批量化生產(chǎn)、制造更大規(guī)模量子位道路上，還是認(rèn)為硅基量子點(diǎn)的方式最可行。
以下概念圖簡(jiǎn)單展示了這一概念，量子阱里可以操控硅的單電子自旋方向，而電子自旋的方向就用于表征量子比特的狀態(tài)。但從生產(chǎn)制造角度來(lái)看，不同層的表面、層與層之間都會(huì)產(chǎn)生缺陷，而這些缺陷會(huì)影響量子比特的穩(wěn)定性，甚至?xí)a(chǎn)生虛假量子比特的可能?？傮w而言，目前的量子比特仍然處于量級(jí)較少的狀態(tài)，還屬于試驗(yàn)型測(cè)試芯片，尚處于充分理解如何制造大批量、能夠達(dá)到未來(lái)良率的量子比特的階段。
制程是根本，封裝是加分
近年來(lái)，英特爾在先進(jìn)封裝領(lǐng)域投入頗多，且先進(jìn)封裝技術(shù)對(duì)未來(lái)芯片顯現(xiàn)出了較大的性能提升，其功效甚至不亞于先進(jìn)制程的提升。在這樣的背景下，英特爾未來(lái)是否會(huì)更注重先進(jìn)封裝的發(fā)展？
宋繼強(qiáng)表示，先進(jìn)制程是基礎(chǔ)，是重中之重。如果沒(méi)有好的晶體管，沒(méi)有好的die，僅靠封裝達(dá)不到最好的效果。先進(jìn)封裝技術(shù)，像準(zhǔn)單芯片設(shè)計(jì)，現(xiàn)在最好的預(yù)期也就是和單芯片達(dá)到一個(gè)數(shù)量級(jí)左右的差距。間距方面，先進(jìn)封裝通過(guò)hybrid bonding能達(dá)到的最好間距是3微米左右；而單芯片通過(guò)先進(jìn)制程實(shí)現(xiàn)的很多互連的線寬間距都在100納米，如果針對(duì)高性能、高節(jié)點(diǎn)工藝，很可能是100納米以下。也就是說(shuō)，準(zhǔn)單芯片和真正的單芯片之間，其實(shí)還有一到兩個(gè)數(shù)量級(jí)的差距，只不過(guò)比起以前幾個(gè)數(shù)量級(jí)的差距有縮小。
他強(qiáng)調(diào)，先進(jìn)制程和先進(jìn)封裝一定要齊頭并進(jìn)地推進(jìn)，因?yàn)橐环矫嬉ㄟ^(guò)更好的晶體管設(shè)計(jì)，讓一個(gè)die既小又功耗低，還可以容納更多的晶體管。另一方面，還可以把不同工藝節(jié)點(diǎn)上不同廠家的芯片能夠封裝在一起，這是進(jìn)一步提高系統(tǒng)集成度的方法。
對(duì)英特爾來(lái)說(shuō)，制程一定是根本，同時(shí)在封裝方面進(jìn)一步去擴(kuò)展、去加分?，F(xiàn)在英特爾提的系統(tǒng)級(jí)封裝（systems foundry）理念，也是希望把原來(lái)做代工的經(jīng)驗(yàn)，比如對(duì)材料、制程工藝的理解，進(jìn)一步推到封裝領(lǐng)域。因?yàn)楹芏嘧罨镜膶?duì)材料、對(duì)制程的要求原來(lái)都是來(lái)自于先進(jìn)制程的，然后才逐步在封裝領(lǐng)域形成需求。
“芯?！睂⑷绾斡绊懶酒O(shè)計(jì)乃至半導(dǎo)體商業(yè)模式？
宋繼強(qiáng)表示，英特爾已經(jīng)從原來(lái)的大芯片設(shè)計(jì)明確轉(zhuǎn)到支持分塊、分片化設(shè)計(jì)了，前兩年提出的disaggregated設(shè)計(jì)理念，其實(shí)就是要把芯片分解，這和業(yè)界所提的芯粒的思路是一致的。例如，英特爾把CPU、GPU和IPU變成多個(gè)小塊的die組合在一起，構(gòu)成一個(gè)大的系統(tǒng)，Ponte Vecchio就是很典型的例子，它采用了多個(gè)不同的工藝節(jié)點(diǎn)、不同的架構(gòu)組合在一起。未來(lái)，英特爾將會(huì)有更多芯片采用芯粒的方式做設(shè)計(jì)。
至于未來(lái)是否會(huì)有商業(yè)模式上的變化？比如IP廠商將其IP芯片化，或是傳統(tǒng)的芯片廠商會(huì)將其關(guān)鍵技術(shù)進(jìn)行拆解，去對(duì)外銷售，從而便于其他芯片廠商各自進(jìn)行芯片組合設(shè)計(jì)？
對(duì)此，宋繼強(qiáng)表示，這個(gè)商業(yè)模式其實(shí)正在發(fā)生，英特爾所提的IDM 2.0，即系統(tǒng)級(jí)代工模式，其實(shí)都是在往這個(gè)方向邁進(jìn)?，F(xiàn)在一些主要IP，原來(lái)是用可綜合的軟IP形式，或是和某些工藝節(jié)點(diǎn)完全對(duì)應(yīng)綁定的硬IP形式提供給SoC設(shè)計(jì)廠商。
未來(lái)，如果芯粒形成很好的互聯(lián)互通的標(biāo)準(zhǔn)，在某些IP比較成熟、比較流行的情況下，且某個(gè)工藝節(jié)點(diǎn)做出來(lái)的某些die會(huì)被大量采用，一定會(huì)有廠商往這個(gè)方向發(fā)展。比如在可以預(yù)先鎖定一些產(chǎn)能的情況下，先做出一些芯粒，這樣的話就可以供應(yīng)給其他廠商去采用，相信未來(lái)會(huì)有IP供應(yīng)商向這一方向努力。
再?gòu)膫鹘y(tǒng)的芯片設(shè)計(jì)廠商角度來(lái)看，肯定也存在有一定通用性的模塊是可以拆解出來(lái)，進(jìn)行IP化的?？梢酝ㄟ^(guò)做很多測(cè)試，進(jìn)行一些定義，使它更加通用化之后形成IP。
其實(shí)，英特爾在這方面已經(jīng)旗幟鮮明地進(jìn)行了表態(tài)，今年在系統(tǒng)級(jí)代工的發(fā)布時(shí)就曾提到，x86 CPU、GPU的一些計(jì)算模塊，未來(lái)可以作為一些硬IP去授權(quán)。以及英特爾現(xiàn)在的很多芯片設(shè)計(jì)，未來(lái)如果拆解成小的模塊、變成小的die，去和一些用戶產(chǎn)品進(jìn)行集成封裝的話，也是可行的。
寫在最后
2030年之時(shí)，英特爾在單芯片中放入1萬(wàn)億晶體管的目標(biāo)能不能實(shí)現(xiàn)？從當(dāng)前的現(xiàn)實(shí)來(lái)看，這意味著要從2023年到2030年，實(shí)現(xiàn)單芯片上的晶體管數(shù)量從1千億顆變?yōu)?萬(wàn)億顆。
無(wú)論從哪個(gè)角度衡量，這都是一個(gè)相當(dāng)激進(jìn)的目標(biāo)，需要晶體管微縮技術(shù)、新3D封裝技術(shù)等前沿組件研究的革命性突破，換言之，這是一個(gè)系統(tǒng)級(jí)的大工程。但這恰恰也可能是比較合適英特爾的“戰(zhàn)術(shù)”，重新盤活英特爾全面的芯片設(shè)計(jì)、制造能力，再加上芯粒、軟件等技術(shù)力量，將有助于英特爾完成面向下一個(gè)十年的“撐桿跳”。
下載ECAD模型
