• 正文
  • 推薦器件
  • 相關(guān)推薦
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

IC專業(yè)術(shù)語盤點(diǎn)(建議收藏)

2024/04/11
3072
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

溝通是IC工程師工作中必不可少的一部分,溝通的過程中也不可避免地需要用到英語或者英語縮寫。

本文在之前的基礎(chǔ)上補(bǔ)充了一部分專業(yè)詞匯。如果在座的各位大佬還有補(bǔ)充或糾正的話,歡迎留言/評(píng)論。

預(yù)覽

Part 1. 按字母A-Z梳理

Part 2. 集成電路規(guī)模

Part 3. 常用EDA工具

Part 4. 存儲(chǔ)器類型

 

A

AD:模擬設(shè)計(jì)工程師

ASIC:Application Specific Integrated Circuit,專用集成電路

AHB/APB/ASB/AXI:ARM公司推出的總線規(guī)范

ADC模擬信號(hào)數(shù)字信號(hào)的轉(zhuǎn)換電路,同A/D

APR:Auto Place and Route,自動(dòng)布局布線

ATPG:Auto Test Pattern Generator,測(cè)試向量自動(dòng)生成工具,是DFT中的常見流程

ALU:arithmetic and logic unit,算術(shù)邏輯單元

 

B

BE:Back End,IC設(shè)計(jì)中的后端流程

BIST:Build in System Test,內(nèi)建自測(cè)試,在芯片內(nèi)部產(chǎn)生測(cè)試碼,對(duì)測(cè)試的結(jié)果進(jìn)行分析。

 

C

Chip:芯片

CPU中央處理器

CAD:計(jì)算機(jī)輔助設(shè)計(jì)工具

CDC:跨時(shí)鐘域檢查

Coverage:覆蓋率

CTS:時(shí)序樹綜合

CDM:元件充電模型

CPLD復(fù)雜可編程器件

CAN:Controller Area Network,是ISO國際標(biāo)準(zhǔn)化的串行通信協(xié)議

CMOS制造大規(guī)模集成電路芯片用的一種技術(shù)或用這種技術(shù)制造出來的芯片

Chiplet:芯粒,是指預(yù)先制造好、具有特定功能、可組合集成的晶片

CVD:化學(xué)氣相沉積

CP:Circuit Probing、Chip Probing,晶圓測(cè)試

 

D

DE:數(shù)字設(shè)計(jì)工程師

DV:數(shù)字驗(yàn)證工程師

Delay:延遲,指元器件的延遲,也可用來指項(xiàng)目進(jìn)度的延遲

Design house:芯片設(shè)計(jì)公司

Design service:芯片設(shè)計(jì)服務(wù)公司

DFT:芯片可測(cè)性設(shè)計(jì)

DSP數(shù)字信號(hào)處理

DAC:數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換電路,同D/A

DVE:可視化仿真環(huán)境

DUV:深紫外光刻

DUT/DUV:待測(cè)試的設(shè)計(jì)模塊

DRC:設(shè)計(jì)規(guī)則檢查

 

E

EE:設(shè)備工程師

EDA:電子設(shè)計(jì)自動(dòng)化工具

EUV極深紫外光刻

ERC:電氣規(guī)則檢查

 

F

FPGA現(xiàn)場(chǎng)可編程邏輯門陣列,由PAL/GAL等早期可編程邏輯器件發(fā)展而來

FE:IC設(shè)計(jì)中的前端流程

FM:形式驗(yàn)證

Fabless:芯片設(shè)計(jì)公司,也叫DesignHouse

Foundry:芯片代工廠

Flip-Flop:觸發(fā)器

FinFET鰭式場(chǎng)效應(yīng)晶體管

Full Mask:全掩膜,一種流片方式

FT:Final Test,芯片在封裝完成以后最終的功能和性能測(cè)試

 

G

GPU:圖形處理器

GDSII:版圖layout的文件格式

GPIO通用輸入/輸出,總線擴(kuò)展器

GLS:gate-level simulation,數(shù)字驗(yàn)證中的門級(jí)仿真

GAA:Gate-All-Around FET,全環(huán)繞柵極晶體管

 

H

HDMI:高清晰度多媒體接口

HDL:Hardware Description Language,硬件描述語言

HVL:Hardware Verification Language,硬件驗(yàn)證語言

 

I

IC:集成電路

IP:網(wǎng)絡(luò)協(xié)議

IP core:知識(shí)產(chǎn)權(quán)核,特指IC中硬件描述語言程序?yàn)榛A(chǔ)的電路

IP Vendor:IP供應(yīng)商

I/O:數(shù)據(jù)在內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器或其他周邊設(shè)備之間的輸入和輸出

I2CPhilips公司開發(fā)的一種簡單、雙向二線制同步串行總線

IDM半導(dǎo)體垂直整合型公司

IGBT絕緣柵雙極型晶體管

IEEE:電氣與電子工程師協(xié)會(huì)

ISSCC:集成電路設(shè)計(jì)領(lǐng)域最高級(jí)別會(huì)議

 

J

JTAG:國際標(biāo)準(zhǔn)測(cè)試協(xié)議(IEEE 1149.1),主要用于芯片內(nèi)部測(cè)試。

 

L

Layout:版圖

LPS:低功耗仿真

LVS:版圖與電路圖一致性檢查

LUT:Look-Up-Table,顯示查找表,本質(zhì)上是一個(gè)RAM

 

M

Memory:內(nèi)存

Module:模塊

MCU單片微型計(jì)算機(jī)

MIPS:一種基于RISC指令架構(gòu)

MCDF:多通道數(shù)據(jù)整形器

MEMSMicro-Electro-Mechanical System,微機(jī)電系統(tǒng)、傳感器

MPW:多項(xiàng)目晶圓,一種流片形式,把多個(gè)使用相同工藝的集成電路設(shè)計(jì)放在同一晶圓片上流片

MOS:MOSFET,金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管

 

N

Netlist:門級(jí)網(wǎng)表

NRE:集成電路生產(chǎn)成本中非經(jīng)常性發(fā)生的開支

NFC一種近距離無線通訊技術(shù)

NoC:Network on Chip,片上網(wǎng)絡(luò),在單個(gè)芯片上實(shí)現(xiàn)的基于網(wǎng)絡(luò)通信的電子系統(tǒng)

 

O

OPC光刻工藝修正

 

P

Power:功率

Python常用的腳本語言

Perl:數(shù)字IC設(shè)計(jì)中常用的腳本語言

PLL:Phase Locked Loop,鎖相環(huán),一般用于時(shí)鐘性倍頻電路

PV:Physical verification,物理驗(yàn)證,數(shù)字版圖實(shí)現(xiàn)后需要做的驗(yàn)證

PAE:process antenna effect,天線效應(yīng),芯片制造過程中產(chǎn)生的效應(yīng)

PMIC:Power Management IC,電源管理集成電路

PD:Physical design,物理設(shè)計(jì),一般指數(shù)字后端的版圖設(shè)計(jì)

 

R

RTL:Real Time Logistics,寄存器轉(zhuǎn)換級(jí)電路

RISC:精簡指令集

RISC-V一種基于RISC開源指令架構(gòu)

RF:發(fā)射頻率,簡稱射頻

Regression:回歸測(cè)試

 

S

SoC:系統(tǒng)級(jí)芯片

Spec:芯片規(guī)格說明書

SI:信號(hào)完整性

STA:靜態(tài)時(shí)序分析

SV:System Verilog,芯片驗(yàn)證語言

Simulation:仿真

SCAN:掃描測(cè)試,檢測(cè)芯片制造過程中經(jīng)常會(huì)出現(xiàn)的失效問題。

Shell:數(shù)字IC設(shè)計(jì)常用腳本語言

Signoff:驗(yàn)收機(jī)制,驗(yàn)收標(biāo)準(zhǔn)

 

T

Tapout:流片

Test-bench:數(shù)字驗(yàn)證搭建用來測(cè)試的平臺(tái)

TCL:數(shù)字IC設(shè)計(jì)端會(huì)用到的一種腳本語言

Test case:測(cè)試用例

 

U

USB:通用串行總線

UART通用異步收發(fā)傳輸器

UVM:主流的數(shù)字驗(yàn)證方法學(xué)

 

V

Verilog:常用的硬件描述語言

VHDL:硬件描述語言,與Verilog相似,但不常用

Verification:芯片功能驗(yàn)證

 

W

Wafer:晶圓

WAT:Wafer Acception Test,晶圓可接受度測(cè)試

 

Y

Yield:良率

 

集成電路規(guī)模

SSI:Small Scale Integration,小型集成電路,邏輯門10個(gè)以下或 晶體管100個(gè)以下。

MSI:Medium Scale Integration,中型集成電路,邏輯門11~100個(gè)或晶體管101~1k個(gè)。

LSI:Large Scale Integration,大規(guī)模集成電路,邏輯門101~1k個(gè)或晶體管1,001~10k個(gè)。

VLSIVery large scale integration,超大規(guī)模集成電路,邏輯門1,001~10k個(gè)或晶體管10,001~100k個(gè)。

ULSI:Ultra Large Scale Integration,極大規(guī)模集成電路,邏輯門10,001~1M個(gè)或晶體管100,001~10M個(gè)。

 

常用EDA工具

DC:Synopsys公司的數(shù)字綜合工具

VCS:Synopsys公司的數(shù)字前端仿真工具

Verdi:Synopsys公司的數(shù)字前端debug工具

PT:Synopsys公司的靜態(tài)時(shí)序分析工具

ICC:Synopsys公司的自動(dòng)布局布線軟件

Innovus:Cadence公司的數(shù)字版圖實(shí)現(xiàn)工具

NCSIM:Cadence公司的數(shù)字前端仿真工具

Modelsim:Mentor公司的數(shù)字前端仿真工具,也叫QUESTASIM

Tessent:Mentor公司的DFT工具

 

存儲(chǔ)器

ROM只讀存儲(chǔ)器

RAM:隨機(jī)存取存儲(chǔ)器

SRAM:靜態(tài)隨機(jī)存取存儲(chǔ)器

DRAM:動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器

Flash:閃存

推薦器件

更多器件
器件型號(hào) 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊(cè) ECAD模型 風(fēng)險(xiǎn)等級(jí) 參考價(jià)格 更多信息
T405Q-600B-TR 1 STMicroelectronics 4A sensitive Triacs

ECAD模型

下載ECAD模型
$0.77 查看
IHLP1212BZER2R2M11 1 Vishay Intertechnologies General Fixed Inductor, 1 ELEMENT, 2.2 uH, COMPOSITE-CORE, GENERAL PURPOSE INDUCTOR, SMD, CHIP, 1212, HALOGEN FREE AND ROHS COMPLIANT

ECAD模型

下載ECAD模型
$1.39 查看
TD92N16KOFHPSA1 1 Infineon Technologies AG Silicon Controlled Rectifier, 160A I(T)RMS, 1600V V(DRM), 1600V V(RRM), 1 Element, MODULE-5
暫無數(shù)據(jù) 查看

相關(guān)推薦

登錄即可解鎖
  • 海量技術(shù)文章
  • 設(shè)計(jì)資源下載
  • 產(chǎn)業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄