• mPower 簡介 - 為任何規(guī)模的完整設(shè)計(jì)提供不折不扣的電源完整性

  電源完整性分析用于評估電路，確定其在實(shí)現(xiàn)后能否提供符合設(shè)計(jì)／預(yù)期的性能和可靠性。設(shè)計(jì)人員必須能夠驗(yàn)證從 RTL／門級(jí)到芯片級(jí)集成，直到封裝和電路板系統(tǒng)級(jí)的模擬和數(shù)字電源完整性。mPower 工具集是一種創(chuàng)新的自動(dòng)化電源完整性驗(yàn)證解決方案，它將模擬和數(shù)字 EM、IR 壓降及功耗分析整合為一個(gè)完整、可擴(kuò)展的解決方案，實(shí)現(xiàn)面向所有技術(shù)和所有設(shè)計(jì)類型且高度可信的功耗分析。

  Siemens DISW 資源大小：2.72 MB
  下載資料
• 創(chuàng)新的 UPMEM PIM-DRAM 需要?jiǎng)?chuàng)新的電源完整性分析

  UPMEM 提出的創(chuàng)新型 PIM-DRAM 模塊有望讓 IC 行業(yè)節(jié)省大量的資源和運(yùn)營成本。但是，要想取得市場成功，UPMEM 必須確保他們的新模塊能夠有效地滿足市場對功耗和可靠性的要求。由于使用 mPower 集成式功耗分析流程可以嚴(yán)格且易用的分析模擬和數(shù)字電路，因而 UPMEM 確信他們的新 PIM-DRAM 模塊能夠提供符合設(shè)計(jì)期望的功耗、性能和可靠性。

  Siemens DISW 資源大?。?.23 MB
  下載資料
• 云中 EDA – 為什么是現(xiàn)在？

  云計(jì)算對我的企業(yè)而言有哪些價(jià)值？了解云何以成為 IC 驗(yàn)證的可行選項(xiàng)，并探索您的企業(yè)如何以最佳方式使用云資源，來擴(kuò)展成熟工藝節(jié)點(diǎn)和前沿技術(shù)的計(jì)算選項(xiàng).

  Siemens DISW 資源大小：1.85 MB
  下載資料
• Calibre nmLVS-Recon 技術(shù)加快上市時(shí)間

  有一個(gè)趨勢非常明顯……流片變得越來越困難，需要的時(shí)間也越來越長。作為日益壯大的創(chuàng)新性早期設(shè)計(jì)驗(yàn)證技術(shù)套件的一部分，Calibre nmLVS-Recon 工具使設(shè)計(jì)團(tuán)隊(duì)能夠快速檢查 “存在問題” 和不成熟的設(shè)計(jì)，以便更快、更早地發(fā)現(xiàn)并修復(fù)具有重大影響的電路錯(cuò)誤，從而在總體上縮短流片排程和上市時(shí)間。

  Siemens DISW 資源大?。?,018.32 KB
  下載資料
• 云端可靠性驗(yàn)證帶來 顯著的運(yùn)行時(shí)間優(yōu)勢

  設(shè)計(jì)復(fù)雜性和上市時(shí)間壓力迫使公司紛紛尋找創(chuàng)新的方法來利用所有可用的資源?！胺莾?nèi)部部署” 云計(jì)算環(huán)境提供了一個(gè)可擴(kuò)展、可持續(xù)的平臺(tái)，能夠大幅改善 Calibre PERC 流程和其他嚴(yán)苛的 EDA 計(jì)算任務(wù)的運(yùn)行時(shí)間。在云硬件資源上運(yùn)行 Calibre PERC 驗(yàn)證流程以滿足高峰使用需求，可以提高生產(chǎn)率并加快周轉(zhuǎn)速度。了解云計(jì)算的成本 / 效益關(guān)系，有助于公司確定可提供最大

  Siemens DISW 資源大小：768.76 KB
  下載資料
• 自對齊多重曝光軌道分解技術(shù)

  一旦決定使用特定的 SAMP 工藝，設(shè)計(jì)人員就必須確定最佳版圖分解，以生成所需的掩膜版，同時(shí)遵守所有相關(guān)的設(shè)計(jì)規(guī)則。IMEC 和 Siemens Digital Industries Software 共同介紹了生成符合 DRC 要求的軌道（線條）掩膜版的分解要求和技術(shù)。Calibre 多重曝光工具不僅可以自動(dòng)執(zhí)行分解過程，還能幫助設(shè)計(jì)人員在繪制的目標(biāo)形狀無法正確生成軌道掩膜版時(shí)更快、更準(zhǔn)確地調(diào)試

  Siemens DISW 資源大小：887.58 KB
  下載資料
• 利用自動(dòng)靜態(tài)檢查驗(yàn)證提高電路性能和可靠性

  集成電路 (IC) 技術(shù)的進(jìn)步，例如技術(shù)節(jié)點(diǎn)縮小、新型處理技術(shù)和材料以及片上無源器件的集成等，都促使 IC 設(shè)計(jì)的復(fù)雜性快速增加。特征項(xiàng)尺寸的縮小提高了器件集成密度，有助于以更低的成本在芯片上增加更多功能。

  Siemens DISW 資源大小：654.11 KB
  下載資料
• 通過基于單元的 P2P/CD驗(yàn)證評估 ESD 穩(wěn)健性

  靜電放電 (ESD) 是集成電路 (IC) 設(shè)計(jì)中最老生常談的可靠性問題之一。當(dāng)兩個(gè)帶電物體之間突然出現(xiàn)意外電流時(shí)，就會(huì)發(fā)生 ESD 事件。在 IC 中，ESD 通常由電氣短路或介電質(zhì)擊穿引起。ESD 事件總是會(huì)對電路造成物理損害，要么導(dǎo)致器件立即失效，要么導(dǎo)致電路出現(xiàn)不太明顯的減損，從而降低器件的總體性能和可靠性。

  Siemens DISW 資源大?。?22.96 KB
  下載資料
• 使用機(jī)器學(xué)習(xí)對 ECD 進(jìn)行建模以改進(jìn) CMP 仿真

  化學(xué)機(jī)械平面化 / 拋光 (CMP) 是在半導(dǎo)體芯片和電子器件的多級(jí)互連制造過程中使用的一項(xiàng)關(guān)鍵技術(shù)1,2。芯片制造中使用的許多工藝步驟都要求晶圓具有平整（光滑）表面，以確保在生成下一層結(jié)構(gòu)的光刻過程中曝光出正確的圖形。CMP 作為一項(xiàng)實(shí)現(xiàn)表面平坦的關(guān)鍵工藝，用來滿足精確焦深 (DOF) 和光刻要求，并進(jìn)一步精確支持后續(xù)構(gòu)建多級(jí)互連導(dǎo)線、高 k 替代金屬柵極晶體管、3D 堆疊芯片、3D NAND

  Siemens DISW 資源大?。?.35 MB
  下載資料
• mPower 簡介：為任何規(guī)模的完整設(shè)計(jì)提供不折不扣的電源完整性

  電源完整性分析用于評估電路，確定其在實(shí)現(xiàn)后能否提供符合設(shè)計(jì)／預(yù)期的性能和可靠性。設(shè)計(jì)人員必須能夠驗(yàn)證從 RTL／門級(jí)到芯片級(jí)集成，直到封裝和電路板系統(tǒng)級(jí)的模擬和數(shù)字電源完整性。mPower 工具集是一種創(chuàng)新的自動(dòng)化電源完整性驗(yàn)證解決方案，它將模擬和數(shù)字 EM、IR 壓降及功耗分析整合為一個(gè)完整、可擴(kuò)展的解決方案，實(shí)現(xiàn)面向所有技術(shù)和所有設(shè)計(jì)類型且高度可信的功耗分析。 ?

  Siemens DISW 資源大小：2.72 MB
  下載資料
• 創(chuàng)新的 UPMEM PIM-DRAM 需要?jiǎng)?chuàng)新的電源完整性分析

  UPMEM 提出的創(chuàng)新型 PIM-DRAM 模塊有望讓 IC 行業(yè)節(jié)省大量的資源和運(yùn)營成本。但是，要想取得市場成功，UPMEM 必須確保他們的新模塊能夠有效地滿足市場對功耗和可靠性的要求。由于使用 mPower 集成式功耗分析流程可以嚴(yán)格且易用的分析模擬和數(shù)字電路，因而 UPMEM 確信他們的新 PIM-DRAM 模塊能夠提供符合設(shè)計(jì)期望的功耗、性能和可靠性。 ?

  Siemens DISW 資源大?。?.23 MB
  下載資料
• 自動(dòng)化后處理 DRC 錯(cuò)誤可提高調(diào)試效率

  自動(dòng)化后處理 DRC 調(diào)試流程使設(shè)計(jì)人員能夠更快、更準(zhǔn)確地分析和修復(fù)（或豁免）各種復(fù)雜的錯(cuò)誤條件。通過為設(shè)計(jì)人員提供有關(guān)各種 DRC/DFM 錯(cuò)誤的更精確和更詳細(xì)的信息、自動(dòng)化錯(cuò)誤分析和處理以及關(guān)于錯(cuò)誤分布的可視化顯示，高級(jí)后處理功能不僅可以幫助設(shè)計(jì)團(tuán)隊(duì)快速完成調(diào)試流程，節(jié)省寶貴的時(shí)間和資源，同時(shí)還能提高設(shè)計(jì)質(zhì)量。 ?

  Siemens DISW 資源大?。?63.82 KB
  下載資料
• 2.5D 和 3D IC 的自動(dòng)化 ESD 防護(hù)驗(yàn)證

  確保您的集成電路 (IC) 設(shè)計(jì)能夠承受靜電放電 (ESD) 事件而不會(huì)導(dǎo)致?lián)p壞或故障，這是 IC 電路設(shè)計(jì)和驗(yàn)證中極其重要的一項(xiàng)活動(dòng)。雖然常規(guī) 2D IC 已擁有完善的自動(dòng)化 ESD 驗(yàn)證流程，但 2.5D 和 3D 集成給 ESD 設(shè)計(jì)和驗(yàn)證提出了新的挑戰(zhàn)。盡管有一些設(shè)計(jì)方法可幫助設(shè)計(jì)人員在 2.5D 和 3D IC 中實(shí)現(xiàn)有效的 ESD 防護(hù)，但迄今為止， 這些技術(shù)顯然缺乏自動(dòng)化 ESD 驗(yàn)

  Siemens DISW 資源大?。?.35 MB
  下載資料
• 使用機(jī)器學(xué)習(xí)對ECD建模以改進(jìn)CMP仿真

  半機(jī)械平面化/拋光（CMP）是制造半導(dǎo)體芯片和電子設(shè)備的多級(jí)互連過程中使用的一項(xiàng)關(guān)鍵技術(shù)。芯片制造中使用的許多工藝步驟需要晶片上的平面（光滑）表面，以確保在為下一層生成結(jié)構(gòu)的光刻過程中正確印刷圖案。CMP是用于實(shí)現(xiàn)精確焦深（DOF）和光刻要求所需的表面平坦度的關(guān)鍵工藝，并準(zhǔn)確支持構(gòu)建多級(jí)互連線、high-k替代金屬柵極傳輸?shù)倪M(jìn)一步蝕刻步驟。?

  Siemens DISW 資源大?。?.24 MB
  下載資料
• DRC錯(cuò)誤的自動(dòng)處理以提高調(diào)試效率

  自動(dòng)化處理DRC調(diào)試流程使設(shè)計(jì)人員能夠更快速、更準(zhǔn)確地分析和修復(fù)（或免除）各種復(fù)雜的錯(cuò)誤條件。通過為設(shè)計(jì)人員提供有關(guān)各種DRC/DFM錯(cuò)誤的更精確和詳細(xì)的信息、錯(cuò)誤的自動(dòng)分析和處理以及錯(cuò)誤分布的可視化顯示，先進(jìn)的后處理功能不僅可以幫助設(shè)計(jì)團(tuán)隊(duì)快速完成調(diào)試流程， 節(jié)省寶貴的時(shí)間和資源，同時(shí)也提高了設(shè)計(jì)質(zhì)量。

  Siemens DISW 資源大?。?06.17 KB
  下載資料
• 2.5D及3D元器件的自動(dòng)ESD保護(hù)驗(yàn)證

  確保您的集成電路 (IC) 設(shè)計(jì)能夠承受靜電放電（ESD）事件而不會(huì)導(dǎo)致?lián)p壞或故障，這是IC電路設(shè)計(jì)和驗(yàn)證中極其重要的活動(dòng)。雖然ESD驗(yàn)證的自動(dòng)化流程已為常規(guī)2D IC建立完善，但2.5D和3D集成對ESD設(shè)計(jì)和驗(yàn)證提出了新的挑戰(zhàn)。盡管有一些設(shè)計(jì)方法可以幫助設(shè)計(jì)人員在2.5D和3D IC中實(shí)現(xiàn)有效的ESD保護(hù)，但迄今為止，這些技術(shù)明顯缺乏自動(dòng)化ESD驗(yàn)證解決方案。讓我們來看看這些集成技術(shù)帶來的驗(yàn)證

  Siemens DISW 資源大?。?.37 MB
  下載資料
• 云端的可靠性驗(yàn)證可帶來顯著的運(yùn)行時(shí)優(yōu)勢

  設(shè)計(jì)復(fù)雜性和上市時(shí)間壓力迫使公司尋找創(chuàng)新方法來利用所有可用資源?！胺潜镜亍痹朴?jì)算環(huán)境提供了一個(gè)可擴(kuò)展且可持續(xù)的平臺(tái)，可以顯著改善 Calibre PERC 流程和其他要求苛刻的 EDA 計(jì)算任務(wù)的運(yùn)行時(shí)間。在云硬件資源上運(yùn)行 Calibre PERC 驗(yàn)證流程以滿足高峰需求使用可以提高生產(chǎn)力并加快周轉(zhuǎn)時(shí)間。 了解云計(jì)算的成本/收益關(guān)系有助于公司確定提供最大回報(bào)的最佳配置。

  Siemens DISW 資源大小：719.52 KB
  下載資料
• 通過自動(dòng)插入過孔減少IR 和 EM 問題

  IR?壓降和?EM?問題會(huì)大幅減損先進(jìn)工藝節(jié)點(diǎn)的性能和可靠性。添加過孔是最有效的校正手段，但傳統(tǒng)的自定義腳本不僅困難、耗時(shí)，而且無法保證設(shè)計(jì)即正確的過孔。Calibre YieldEnhancer PowerVia?實(shí)用工具使用制造要求自動(dòng)插入無任何?DRC/LVS?錯(cuò)誤的過孔。結(jié)果顯示，EM/IR?結(jié)果得到顯著改善，包括電流密

  Siemens DISW 資源大?。?78.62 KB
  下載資料
• IC 中的高級(jí)電氣規(guī)則檢查

  電氣規(guī)則檢查?(ERC)?是任何集成電路?(IC)?或芯片設(shè)計(jì)中設(shè)計(jì)驗(yàn)證的重要組成部分。ERC?從電氣工程的角度驗(yàn)證原理圖或?Layout?設(shè)計(jì)的穩(wěn)健性，確保電路將按照設(shè)計(jì)和預(yù)期正常運(yùn)行。ERC?違規(guī)可能導(dǎo)致良率降低，甚至可能導(dǎo)致產(chǎn)品交付后發(fā)生潛在的電路故障或電氣失效。找到并糾正?ERC?錯(cuò)誤對于產(chǎn)

  Siemens DISW 資源大?。?70.27 KB
  下載資料
• 使用電阻和電流密度數(shù)據(jù)調(diào)試 P2P 結(jié)果

  點(diǎn)對點(diǎn)電阻和電流密度仿真的調(diào)試通常非常耗時(shí)，而且需要投入大量資源。將?Calibre RVE?結(jié)果查看器與?Calibre PERC?邏輯驅(qū)動(dòng)型版圖?P2P?調(diào)試流程相結(jié)合，可以為設(shè)計(jì)人員提供快速、有效的方法來查找互連中的潛在問題區(qū)域。借助詳細(xì)的可視化路徑分析，設(shè)計(jì)人員可以更快、更準(zhǔn)確地識(shí)別、糾正和驗(yàn)證?IC?版圖中的

  Siemens DISW 資源大?。?90.95 KB
  下載資料

正在努力加載...